PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-108490

(43) Date of publication of application: 10.04.2002

(51)Int.CI.

G06F 1/04 H03L 7/08 H04J 11/00

7/00

HO4L

(21)Application number: 2001-174355

(71)Applicant: SONY CORP

(22)Date of filing:

08.06.2001

(72)Inventor: NOMURA AOSHI

FUKAMI TADASHI

GOTO MASARU KOIZUMI TAKAYOSHI

(30)Priority

Priority number: 2000224915

Priority date: 26.07.2000

Priority country: JP

28.07.2000

JΡ


(54) CLOCK SUPPLY CIRCUIT

2000229512

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a clock supply circuit which can supply clocks of different frequencies to respective processing circuits only by using an external oscillator of a low frequency and in which a circuit configuration can be simplified and low power consumption can be realized.

SOLUTION: A multiplication circuit 120 multiplies a reference clock RCK and generates a multiplication clock signal CLK, a clock for reception generation circuit 130 performs frequency division of the multiplication clock signal CLK with a prescribed frequency division ratio and generates a clock signal CK1 having a desired constant frequency, a clock for DSP generation circuit 132 can supply the clock signal CK1 in which synchronization with a received signal is maintained and a clock signal CK2 whose frequency is variably controlled in accordance with a processing load, because the clock signal CK2 whose frequency can be varied in accordance with the processing load of a DSP with a frequency division ratio set in accordance with the decision results of a load decision circuit 210.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-108490

(P2002-108490A)

(43)公開日 平成14年4月10日(2002.4.10)

(51)Int.Cl.'	戰別記号	Fi	テーマコート(参考)
G06F 1/04	301	G06F 1/04	301C 5B079
H03L 7/08		H04J 11/00	Z 5J106
H 0 4 J 11/00	•	H04L 7/00	F 5K022
H04L 7/00		H03L 7/08	H 5K047
		審査請求 未請求 請	求項の数17 OL (全 21 頁)
(21)出願番号	特願2001-174355(P2001-174355)	(71)出願人 000002185 ソニー株式	会社
(22)出願日	平成13年6月8日(2001.6.8)	東京都品川 (72)発明者 野村 青史	区北品川6丁目7番35号
(31)優先権主張番号	特願2000-224915(P2000-224915)	東京都品川	区北品川6丁目7番35号 ソニ
(32)優先日	平成12年7月26日(2000.7.26)	一株式会社	内
(33)優先権主張国	日本 (J P)	(72)発明者 深見 正	
(31)優先権主張番号	特願2000-229512(P2000-229512)	東京都品川	区北品川6丁目7番35号 ソニ
(32)優先日	平成12年7月28日(2000.7.28)	一株式会社	内
(33)優先権主張国	日本(JP)	(74)代理人 100094053	


最終頁に続く

(54) 【発明の名称】 クロック供給回路

(57) 【要約】

【課題】低周波数の外部発振器を用いるだけでそれぞれ の処理回路に異なる周波数のクロック信号を供給でき、 回路構成を簡略化でき、低消費電力化を実現できるクロ ック供給回路を提供する。

【解決手段】 逓倍回路120によって基準クロックRCKを逓倍し、逓倍クロック信号CLKを生成し、受信用クロック生成回路130によって所定の分周比で逓倍クロック信号CLKを分周して、所望の定周波数を持つクロック信号CK1を生成し、DSP用クロック生成回路132は、負荷判断回路210の判断結果に応じて設定した分周比で、DSPの処理負荷に応じて周波数でなクロック信号CK2を生成するので、受信信号との同期が保たれるクロック信号CK1並びに処理負荷に応じて周波数が可変に制御されるクロック信号CK2を供給できる。



弁理士 佐藤 隆久

(2)

【特許請求の範囲】

7

【請求項1】周波数が略固定する第1のクロック信号を第1の処理回路に供給する第1のクロック生成回路と、第2の処理回路の処理負荷を判断する負荷判断手段と、上記負荷判断手段の判断結果に応じて第2のクロック信号の周波数を可変に制御し、上記第2の処理回路に供給する第2のクロック生成回路とを有するクロック供給回路

【請求項2】上記第1の処理回路は、伝送路を介して伝送され、所定の周波数を持つ受信信号を復調し、ビットストリーム信号を生成する復調処理回路を含み、

上記第2の処理回路は、上記復調処理回路によって出力 された復調後のビットストリーム信号を復号処理する復 号処理回路を含む請求項1記載のクロック供給回路。

【請求項3】外部から供給される所定の周波数を持つ基準クロック信号を所定の逓倍比で逓倍した逓倍クロック信号を生成する逓倍回路をさらに有し、

上記第1のクロック生成回路は、上記逓倍クロック信号 を所定の分周比で分周し、分周信号を上記第1のクロッ ク信号として供給する第1の分周回路を含み、

上記第2のクロック生成回路は、上記負荷判断手段の判断結果に応じて制御された所定の分周比で上記逓倍クロック信号を分周し、分周信号を上記第2のクロック信号として供給する第2の分周回路を含む請求項1記載のクロック供給回路。

【請求項4】上記第1のクロック信号を用いて受信信号を処理する上記第1の処理回路において、上記第1のクロック信号と上記受信信号とのタイミングのずれを検出し、当該検出の結果に応じて上記第1のクロック信号のタイミングを補正するタイミング補正手段をさらに有する請求項1記載のクロック供給回路。

【請求項5】所定の周波数を持つ入力信号を処理するための処理用クロック信号を供給するクロック供給回路であって、

上記入力信号を処理するための中間クロック信号と、上記中間クロック信号より周波数が高い第1のクロック信号と、上記中間クロック信号より周波数が低い第2のクロック信号とを生成するクロック生成手段と、

上記中間クロック信号、上記第1のクロック信号または 上記第2のクロック信号の何れかを選択して、上記処理 用クロック信号として上記信号処理に供給するクロック 切り替え手段と、

上記選択された処理用クロック信号を用いて上記入力信号を処理し、当該処理結果に応じて、上記入力信号に対して上記処理用クロック信号の周期ずれの量を検出し、検出された上記周期ずれの量に応じて、上記クロック切り替えを制御するクロック切り替え制御手段とを有するクロック供給回路。

【請求項6】上記クロック生成手段は、所定の基準周波数を持つ基準クロック信号を生成する発振手段と、

上記基準クロック信号を所定の逓倍比で逓倍して、逓倍 クロック信号を生成する逓倍手段と、

上記逓倍クロック信号をそれぞれ異なる分周比で分周 し、上記中間クロック信号、上記第1のクロック信号及 び上記第2のクロック信号をそれぞれ生成する分周手段 とを有する請求項5記載のクロック供給回路。

【請求項7】上記クロック切り替え手段は、開始時点と終了時点において上記中間クロック信号、上記第1のクロック信号及び上記第2のクロック信号の位相が揃っている所定の時間スパンを切り替え時間単位として、クロックの切り替えを行う請求項6記載のクロック供給回路。

【請求項8】上記中間クロック信号を生成する中間分周 比と、上記第1のクロック信号を生成する第1の分周比 と、上記第2のクロック信号を生成する第2の分周比と の最小公倍数に応じて最大計数値が設定され、上記逓倍 クロック信号をカウントするカウンタを有し、

上記切り替え手段は、上記カウンタの計数値が所定の値に達するとき、上記クロックの切り替えを行う請求項7 20 記載のクロック供給回路。

【請求項9】上記所定の値は、0または上記最大計数値 である請求項8記載のクロック供給回路。

【請求項10】上記クロック切り替え手段は、開始時点と終了時点において上記中間クロック信号と上記第1のクロック信号との位相が揃っている所定の時間スパンを第1の切り替え時間単位として、上記中間クロック信号と上記第1のクロック信号との切り替えを行い、

開始時点と終了時点において上記中間クロック信号と上 記第2のクロック信号との位相が揃っている所定の時間 スパンを第2の切り替え時間単位として、上記中間クロ ック信号と上記第2のクロック信号との切り替えを行う 請求項5記載のクロック供給回路。

【請求項11】上記中間クロック信号を生成する中間分周比と、上記第1のクロック信号を生成する第1の分周比との最小公倍数に応じて第1の最大計数値が設定され、上記逓倍クロック信号をカウントする第1のカウンタと、

上記中間クロック信号を生成する中間分周比と、上記第2のクロック信号を生成する第2の分周比との最小公倍数に応じて第2の最大計数値が設定され、上記逓倍クロック信号をカウントする第2のカウンタとを有し、

上記切り替え手段は、上記第1のカウンタの計数値が第 1の値に達するとき、上記中間クロック信号と上記第1 のクロック信号との切り替えを行う第1の切り替え回路 と、

上記第2のカウンタの計数値が第2の値に達するとき、 上記中間クロック信号と上記第2のクロック信号との切り替えを行う第2の切り替え回路とを有する請求項10 記載のクロック供給回路。

7 【請求項12】上記第1の値は、0または上記第1の最

1Ò

大計数値であり、

上記第2の値は、0または上記第2の最大計数値である 請求項11記載のクロック供給回路。

【請求項13】所定の周波数を持つ入力信号を処理する ための処理用クロック信号を供給するクロック供給回路 であって、

第1のクロック信号と、第1のクロック信号より周波数 が低い第2のクロック信号とを生成するクロック生成手 段と、

上記第1のクロック信号または上記第2のクロック信号 の何れかを選択して、上記処理用クロック信号として上 記信号処理に供給するクロック切り替え手段と、

上記選択された処理用クロック信号を用いて上記入力信号を処理し、当該処理結果に応じて、上記入力信号に対して上記処理用クロック信号の周期ずれの量を検出し、検出された上記周期ずれの量に応じて、上記クロック切り替えを制御するクロック切り替え制御手段とを有するクロック供給回路。

【請求項14】上記クロック生成手段は、所定の基準周 波数を持つ基準クロック信号を生成する発振手段と、

上記基準クロック信号を所定の逓倍比で逓倍して、逓倍 クロック信号を生成する逓倍手段と、

上記逓倍クロック信号をそれぞれ異なる分周比で分周 し、上記第1のクロック信号と上記第2のクロック信号 とを生成する分周手段とを有する請求項13記載のクロック供給回路。

【請求項15】上記クロック切り替え手段は、開始時点と終了時点において上記中間クロック信号、上記第1のクロック信号及び上記第2のクロック信号の位相が揃っている所定の時間スパンを切り替え時間単位として、クロックの切り替えを行う請求項14記載のクロック供給回路。

【請求項16】上記第1のクロック信号を生成する第1の分周比と、上記第2のクロック信号を生成する第2の分周比との最小公倍数に応じて最大計数値が設定され、上記逓倍クロック信号をガウントするカウンタを有し、上記切り替え手段は、上記カウンタの計数値が所定の値に達するとき、上記クロックの切り替えを行う請求項15記載のクロック供給回路。

【請求項17】上記所定の値は、0または上記最大計数値である請求項16記載のクロック供給回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば、ディジタル放送の受信用LSIにおいて、受信回路及びDSPなどの処理回路にクロック信号を供給するクロック供給回路、特に、放送信号に対する同期ずれの量に応じて受信回路に供給するクロック信号の周波数を切り替えることで送信信号との同期を保ち、また、処理回路の処理負荷などに応じて処理回路に供給するクロック信号の周波数

を制御するクロック供給回路に関するものである。

[0002]

【従来の技術】ディジタル音声放送(DAB: Digital Audio Broadcasting)の受信機では、放送局から送られてくるある一定の周期を持つ放送信号を受信し、受信信号に応じて信号の復調、復号処理を行い、音声信号を再生する。このため、放送信号を正確に再生するため、受信回路に供給されるローカルクロック信号が放送信号と同じ周波数、例えば24MHェのクロック信号を受信回路に供給する必要がある。このため、例えば、従来の受信機においては、ローカルクロック信号を生成するクロック生成回路に電圧制御発振器を用いて、時間軸上受信信号とローカルクロック信号とのオフセット量(同期ずれの量)を検出し、検出結果に応じて発振器の発振周波数を制御することで、ローカルクロック信号と放送信号との同期を保っていた。

【0003】また、受信信号を処理する処理回路、例えば、DSPが含まれ、MPEGストリームの伸長処理及び復号処理などを行う処理回路に、処理負荷に応じて周波数が制御された周波数可変なクロック信号を供給することが望まれる。これは、DSPの処理能力が供給されるクロック信号の周波数に応じて決まり、クロック周波数が高いほどDSPの処理能力が高く、単位時間あたりでより多くの情報を処理できるからである。

【0004】ディジタル音声放送の場合、放送信号の規格に応じて放送信号が異なる。例えば、放送モードに応じて、OFDM変調信号における各シンボルのデータポイント数が異なる。このため、受信側では、OFDM復調されたMPEGストリームに対して、伸長処理を行うMPEG復号回路の処理負荷が放送モードによって変化する。

【0005】そこで、従来では、この問題を解決する方策として、受信回路では、DSPを複数個配置し、処理負荷を複数の処理回路に分散することで、各処理回路の負荷軽減をはかる。

[0006]

40

【発明が解決しようとする課題】ところで、上述した従来の方法では、同じプロックを複数持つこととなり、回路の規模が増大し、消費電力の増加を招き無駄が生じてしまう。そこで、もう一つの解決策として、外部発振器に高周波のクロックを発生させ、LSI内部ではこの高周波のクロック信号を分周することで、周波数が一定の基準クロック信号のほかに、DSPなどを含む処理回路に周波数可変の高周波クロック信号を供給する。しかし、外部クロック信号の周波数が高くなるとその分消費電力が大きくなってしまう。このため、従来では、DSPの処理が終了したあと、DSPへのクロック信号の供給を停止する、いわゆるスリープモード(Sleep mode)などで対応していた。このため、DSPの動作モードの

切り替えなどによって制御が複雑になり、十分な効果が 得られないという不利益がある。

【0007】また、受信回路において、放送信号との同期を保つために、電圧制御発振器を用いて、時間軸上のオフセット量に応じて発振周波数を制御し、放送信号に同期するローカルクロック信号を発生する方法をとっていた。電圧制御発振器は、例えば、VCXO(Voltage Controlled Crystal Oscilator)など高価なものを用いるため、コストの増加を招き、さらに、オフセット量に応じて制御信号を生成してVCXOに出力するフィードバック制御を行うので、回路構成が複雑になり、回路規模が大きくなるという不利益がある。

【0008】本発明は、かかる事情に鑑みてなされたものであり、その目的は、信号処理回路に処理負荷に応じた周波数を持つクロック信号を供給でき、また、高周波のクロック信号をそれぞれ異なる分周比で分周クロック信号を生成し、放送信号との同期ずれの量に応じて分周クロック信号を切り替えて放送信号の受信回路に供給することで同期のずれを補正でき、回路構成の簡略化並びに低消費電力化を実現でき、コストの低減が図れるクロック供給回路を提供することにある。

[0009]

【課題を解決するための手段】上記目的を達成するため、本発明のクロック供給回路は、周波数が略固定する第1のクロック信号を第1の処理回路に供給する第1のクロック生成回路と、第2の処理回路の処理負荷を判断する負荷判断手段と、上記負荷判断手段の判断結果に応じて第2のクロック信号の周波数を可変に制御し、上記第2の処理回路に供給する第2のクロック生成回路とを有する

【0010】また、本発明では、好適には、上記第1の処理回路は、伝送路を介して伝送され、所定の周波数を持つ受信信号を復調し、ビットストリーム信号を生成する復調処理回路を含み、上記第2の処理回路は、上記復調処理回路によって出力された復調後のビットストリーム信号を復号処理する復号処理回路を含む。

【0011】また、本発明では、好適には、外部から供給される所定の周波数を持つ基準クロック信号を所定の通倍比で通倍した通倍クロック信号を生成する通倍回路を有し、上記第1のクロック生成回路は、上記通倍クロック信号を所定の分周比で分周し、分周信号を上記第1のクロック信号として供給する第1の分周回路を含み、上記第2のクロック生成回路は、上記負荷判断手段の判断結果に応じて制御された所定の分周比で上記通倍クロック信号を分周し、分周信号を上記第2のクロック信号として供給する第2の分周回路を含む。

【0012】また、本発明では、好適には、上記第1の クロック信号を用いて受信信号を処理する上記第1の処 理回路において、上記第1のクロック信号と上記受信信 号とのタイミングのずれを検出し、当該検出の結果に応 じて上記第1のクロック信号のタイミングを補正するタイミング補正手段をさらに有する。

【0013】また、本発明のクロック供給回路は、所定 の周波数を持つ入力信号を処理するための処理用クロッ ク信号を供給するクロック供給回路であって、上記入力 信号を処理するための中間クロック信号と、上記中間ク ロック信号より周波数が高い第1のクロック信号と、上 記中間クロック信号より周波数が低い第2のクロック信 号とを生成するクロック生成手段と、上記中間クロック 10 信号、上記第1のクロック信号または上記第2のクロッ ク信号の何れかを選択して、上記処理用クロック信号と して上記信号処理に供給するクロック切り替え手段と、 上記選択された処理用クロック信号を用いて上記入力信 号を処理し、当該処理結果に応じて、上記入力信号に対 して上記処理用クロック信号の周期ずれの量を検出し、 検出された上記周期ずれの量に応じて、上記クロック切 り替えを制御するクロック切り替え制御手段とを有す る。

【0014】また、本発明では、好適には、上記クロック生成手段は、所定の基準周波数を持つ基準クロック信号を生成する発振手段と、上記基準クロック信号を所定の逓倍比で逓倍して、逓倍クロック信号を生成する逓倍手段と、上記逓倍クロック信号をそれぞれ異なる分周比で分周し、上記中間クロック信号をそれぞれ生成する分周手段とを有する。

【0015】また、本発明では、好適には、上記クロック切り替え手段は、開始時点と終了時点において上記中間クロック信号、上記第1のクロック信号及び上記第2のクロック信号の位相が揃っている所定の時間スパンを切り替え時間単位として、クロックの切り替えを行う。【0016】また、本発明では、好適には、上記第1のクロック信号を生成する第1の分周比と、上記第1のクロック信号を生成する第2の分周比と、上記第2のクロック信号を生成する第2の分周比との最小公倍数に応じて最大計数値が設定され、上記逓倍クロック信号をカウンクを有し、上記切り替え手段は、上記カウンタの計数値が所定の値に達するとき、上記クロックの切り替えを行う。

(0 【0017】また、本発明では、好適には、上記所定の値は、0または上記最大計数値である。

【0018】また、本発明のクロック供給回路では、好適には、上記クロック切り替え手段は、開始時点と終了時点において上記中間クロック信号と上記第1のクロック信号との位相が揃っている所定の時間スパンを第1の切り替え時間単位として、上記中間クロック信号と上記第1のクロック信号との切り替えを行い、開始時点と終了時点において上記中間クロック信号と上記第2のクロック信号との位相が揃っている所定の時間スパンを第2の切り替え時間単位として、上記中間クロック信号と上

記第2のクロック信号との切り替えを行う。

【0019】また、本発明では、好適には、上記中間ク ロック信号を生成する中間分周比と、上記第1のクロッ ク信号を生成する第1の分周比との最小公倍数に応じて 第1の最大計数値が設定され、上記逓倍クロック信号を カウントする第1のカウンタと、上記中間クロック信号 を生成する中間分周比と、上記第2のクロック信号を生 成する第2の分周比との最小公倍数に応じて第2の最大 計数値が設定され、上記逓倍クロック信号をカウントす る第2のカウンタとを有し、上記切り替え手段は、上記 第1のカウンタの計数値が第1の値に達するとき、上記 中間クロック信号と上記第1のクロック信号との切り替 えを行う第1の切り替え回路と、上記第2のカウンタの 計数値が第2の値に達するとき、上記中間クロック信号 と上記第2のクロック信号との切り替えを行う第2の切 り替え回路とを有する。

【0020】また、本発明では、好適には、上記第1の 値は、0または上記第1の最大計数値であり、上記第2 の値は、0または上記第2の最大計数値である。

【0021】また、本発明のクロック供給回路は、所定 の周波数を持つ入力信号を処理するための処理用クロッ ク信号を供給するクロック供給回路であって、第1のク ロック信号と、第1のクロック信号より周波数が低い第 2のクロック信号とを生成するクロック生成手段と、上 記第1のクロック信号または上記第2のクロック信号の 何れかを選択して、上記処理用クロック信号として上記 信号処理に供給するクロック切り替え手段と、上記選択 された処理用クロック信号を用いて上記入力信号を処理 し 当該処理結果に応じて、上記入力信号に対して上記 処理用クロック信号の周期ずれの量を検出し、検出され た上記周期ずれの量に応じて、上記クロック切り替えを 制御するクロック切り替え制御手段とを有する。

【0022】また、本発明では、好適には、上記クロッ ク生成手段は、所定の基準周波数を持つ基準クロック信 号を生成する発振手段と、上記基準クロック信号を所定 の逓倍比で逓倍して、逓倍クロック信号を生成する逓倍 手段と、上記逓倍クロック信号をそれぞれ異なる分周比 で分周し、上記第1のクロヅク信号と上記第2のクロッ ク信号とを生成する分周手段とを有する。

【0023】また、本発明では、好適には、上記クロッ ク切り替え手段は、開始時点と終了時点において上記中 間クロック信号、上記第1のクロック信号及び上記第2 のクロック信号の位相が揃っている所定の時間スパンを 切り替え時間単位として、クロックの切り替えを行う。

【0024】また、本発明では、好適には、上記第1の クロック信号を生成する第1の分周比と、上記第2のク ロック信号を生成する第2の分周比との最小公倍数に応 じて最大計数値が設定され、上記逓倍クロック信号をカ ウントするカウンタを有し、上記切り替え手段は、上記 カウンタの計数値が所定の値に達するとき、上記クロッ

クの切り替えを行う。

【0025】さらに、本発明では、好適には、上記所定 の値は、0または上記最大計数値である。

8

[0026]

【発明の実施の形態】本発明のクロッグ供給回路は、例 えば、ディジタル音声放送 (DAB: Digital Audio Br oadcasting)の受信用信号処理LSIの内部に設けら れ、当該信号処理用LSIの各プロックにそれぞれクロ ック信号を供給するクロック供給回路である。

【0027】図1は本発明に係るクロック供給回路を含 む信号処理LSIの全体の構成を示すプロック図であ る。図示のように、この信号処理LSIは、アナログ/ ディジタルコンパータ(A/D)10、DAFCブロッ ク20、FFTプロック30、ビタピ復号(VITER BI) プロック40、DSPプロック50、ディジタル /アナログコンバータ (DAC) 60、COLTブロッ ク70、FCGブロック80、MIFブロック90、P 10プロック100及びテスト回路110によって構成 されている。また、LSIの外部に、所定の周波数を持 20 つ基準クロック信号RCKを生成する外部発振器と、D SPブロック50の処理負荷を判断する負荷判断回路2 10が備えられている。

【0028】FCGブロック80は、即ち、本発明に係 るクロック供給回路である。図示のよに、FCGブロッ ク80は、外部発振器200によって供給される基準ク ロック信号RCKに応じて、DAFCブロック20、F FTプロック30及びピタピ復号プロック40にクロッ ク信号CK1を供給し、さらに、DSPプロック50に クロック信号CK2を供給する。理想的に、クロック信 号CK1は、受信されるDABの放送信号と完全に同期 し、または、クロック信号CK2は、DSPプロック5 0 の処理負荷に応じて周波数が可変に制御される。

【0029】ディジタル音声放送において、音声情報は MPEGオーディオ規格に従って圧縮され、圧縮された MPEGピットストリームに対して畳み込み符号化、時 間インターリーブが施され、さらにOFDM変調方式で 変調され、電波で送信される。なお、電波の伝搬経路に おけるマルチパスの影響を抑制するために、放送側では OFDM変調波に対して、時間軸上シンボルごとにガー ドインターバルが設けられ、ガードインターバルと有効 シンボルからなる伝送シンボルで構成されるOFDM変 調信号が実際に放送される。

【0030】受信側ではディジタル放送信号が受信アン ·テナによって受信され、受信信号から音声信号が復元さ れる。例えば、図1に示すように、受信信号がまずフロ ントエンドに入力され、フロントエンドにおいて、受信 信号に対して周波数変換及び増幅処理が行われ、中間周 波信号SIFが出力される。図1に示すLSIは、中間周 波信号STFをディジタル化して、さらにフーリエ変換、

50 ビタビ復号などの信号処理によって音声データを復元

し、MPEG復号処理で得られた音声データをディジタル/アナログ変換によって音声信号に再生する受信及び信号処理など複数の機能を有する。

【0031】以下、各ブロックの機能について説明する。A/Dコンパータ10は、フロントエンドから入力されるアナログ信号SIFをディジタル信号に変換し、変換されたデータDinをDAFCブロック20及びCOLTブロック70に出力する。DAFCブロック20は、DIQ(直交分離)フィルタ、隣接妨害除去フィルタ及び周波数オフセット修正回路の三つの回路によって構成されている。DIQフィルタは、A/Dコンパータ10によってサンプルされたデータに対して、直交するI成分とQを分離する。隣接妨害除去フィルタは、DAB放送信号の占有する周波数帯域以外の信号成分を除去する。そして、周波数オフセット修正回路は、DSPブロック50によって算出したキャリア単位以下の周波数オフセットをゼロにするため、所定のアルゴリズムを採用して演算を行う。

【0032】FFTブロック30は、受信された各OFDMシンボルを復調するためのFFT処理を行う。なお、放送信号のモードによって、1シンボルの継続時間及びデータのポイント数が異なるため、FFTブロック30は、予め得られたモード情報などに従って、FFT変換のポイント数を定める。FFT変換によって得られたIデータとQデータがビタビ復号ブロック40に出力される。

【0033】ビタビ復号ブロック40は、FFTブロック30から送られてきたIデータとQデータに対して、周波数デインターリーブ、時間デインターリーブ及びビタビ復号などの処理を行い、フレーム単位でDAB信号を生成し、DSPブロック50に出力する。

【0034】DSPブロック50は、ビタビ復号ブロック40によって出力されるフレーム単位の音声信号をMPEGオーディオ信号の符号化方式に従って復号(デコード)し、PCM(Pulse Code Modulation)データを生成する。FFTブロック30及びビタビ復号ブロック40によって得られたDAB信号は、MPEGオーディオ符号化方式に従って圧縮され、符号化されたMPEGビットストリームである。このため、DSPブロック50では、MPEGオーディオの符号化方式に従って受信したビットストリームを復号することによって、圧縮された音声信号が伸長され、元のPCMデータが復元される。D/Aコンバータ(DAC)60は、DSPブロック50によって復元されたPCMデータをアナログ信号に変換し、音声信号を出力する。

【0035】COLTプロック70は、シンボルデータ 取得回路、タイムベース回路、及び相関演算回路によっ て構成されている。シンボルデータ取得回路は、DAF Cプロック20から出力されるIQデータをもとに、シ ンボルデータを取得する。タイムベース回路は、ローカ ルタイムカウンタを設けて、当該タイムカウンタによって、DSPプロック50に一定の時間間隔で基本割り込み信号を供給し、さらに、FFTプロック30にフレームの先頭を知らせるフレーム同期信号を供給する。相関演算回路は、IQデータそれぞれにおけるガードバンドのデータと有効シンボルとの相関値を計算し、さらにガ

値を算出する。このガードバンドの移動平均値のスカラー値に基づいて、ヌルシンボルの該当する位置が検出さ 10 れ、これに応じて、タイムベース回路のローカルタイム

カウンタのリセットが制御される。

ードバンドの長さ分の移動平均ベクトルとそのスカラー

【0036】FCGプロック80は、他のプロックにクロック信号を供給する。例えば、FCGプロック80は、外部に設けられている外部発振器200によって発生された基準クロックRCKに応じて、所定の周波数を持つ第1のクロック信号CK1を生成し、A/Dコンバータ10、DAFCプロック20、FFTプロック30、及びピタピ復号プロック40に供給する。また、FCGプロック80は、DSPプロックの処理負荷に応じて周波数が制御される第2のクロック信号CK2を生成して、DSPプロック50に供給する。

【0037】本発明では、外部発振器200は安定した 発振周波数で発振し、基準クロックRCKを提供するの で、基準クロック信号RCKに基づいて生成される第1 のクロック信号CK1及び第2のクロック信号CK2 は、安定した発振周波数を持つ。しかし、外部発振器2 00は、固定の発振周波数で基準クロックRCKを供給 するため、FCGプロック80によって生成されたクロ ック信号 C K 1 と受信した放送信号が完全に同期しな 「 い。このため、同期のずれによって時間軸上オフセット が発生する。本発明のクロック供給回路において、同期 のずれによって生じる時間軸上のオフセット量を検出 し、当該検出結果に従って、基準クロックRCKを異な る逓倍率で逓倍して生成される周波数の異なる複数のク ロック信号を切り替えることによって、同期のずれを補 正し、高価な電圧制御発振器の代わりに周波数固定の外 部発振器を用いて受信信号との同期を維持することが可

【0038】また、FCCプロック80は、外部に設けられている負荷判断回路210の判断結果に応じて、DSPプロック50の処理負荷に応じて周波数が可変な第2のクロック信号CK2を生成し、DSPプロック50に供給する。このため、FCGプロック80によって、A/Dコンバータ10、DAFCプロック20、FFTプロック30、及びビタビ復号プロック40に安定した周波数のクロック信号CK1を供給でき、また、DSPプロック50に、その処理負荷に応じて周波数が制御されるクロック信号CK2を供給できる。

【0039】MIFプロック90は、ローカルバスの入 出力を制御する。PIOプロック100は、フロントエ 11 - 制御信長を出力

ンドまたは他の外部回路に制御信号を出力し、フロントエンドまたは他の外部回路からの制御信号SCLをLSIに入力するインターフェースとしての役割を果たす。

【0040】テスト回路110は、通常モードとテストモードの二つの動作状態を有する。図1に示すように、テスト回路110は、外部から入力されるモード制御信号MSCに応じて動作モードが制御される。テストモードのとき、テスト回路110は、DAFCブロック20、FFTブロック30、ビタビ復号ブロック40、及びDSPブロック50の出力信号のうち、何れかを選択して外部に出力する。また、テスト回路110は、外部からのテスト信号TSGをこれらの内部ブロックの何れかに入力する。通常モードのとき、テスト回路110において各入出力端子がすべて固定のレベルに保持され、またはハイインピーダンス状態に保持される。

【0041】以下、本発明に係るクロック供給回路(即ち、FCGプロック80)のそれぞれの実施形態を例に挙げて、その構成及び動作について詳しく説明する。ここで、まず、本発明に係るクロック供給回路の第1の実施形態を説明し、そして、本発明に係るクロック供給回路の第2~第4の実施形態、即ち、本発明のクロック供給回路のうち、受信回路にクロック信号CK1を供給する部分回路について説明する。

【0042】第1実施形態

図2は、本発明のクロック供給回路の第1の実施形態を示す回路図である。図示のように、このクロック供給回路80は、逓倍回路(PLL回路)120、受信用クロック生成回路130、及びDSP用クロック生成回路132によって構成されている。

【0043】外部発振器200は、基準クロックRCKを生成し、逓倍回路120に出力する。負荷判断回路210は、DSPプロックの処理負荷を判断し、その判断結果に従って、逓倍比を制御する制御信号SMを生成し、逓倍回路120に出力する。また、負荷判断回路210は、分周比を制御する分周比制御信号SDを生成し、DSP用クロック生成回路132に出力する。切り替え制御回路220は、受信用クロック信号の切り替えを制御する切り替え制御信号SCを生成し、受信用クロック生成回路130に供給する。

【0044】本実施形態のクロック供給回路80において、逓倍回路120は、外部発振器200によって生成した基準クロックRCKに基づき、逓倍比制御信号SMに応じて設定された逓倍比Mで逓倍クロック信号CLKを生成し、受信用クロック生成回路130及びDSP用クロック生成回路132に出力する。逓倍回路120は、例えば、位相比較器、チャージポンプ、電圧制御発振器(VCO)及び分周器によって構成されたPLL回路であり、分周器の分周比によって生成されるクロック信号CLKの逓倍比Mが規定される。

【0045】受信用クロック生成回路130は、逓倍ク

ロック信号CLKを所定の分周比で周波数の異なる複数の分周クロック信号を生成し、さらに、切り替え制御回路220からの切り替え制御信号Scに応じて、複数の分周クロック信号から一つを選択して、受信用クロック信号CK1として出力する。DSP用クロック生成回路132は、負荷判断回路210によって出力される分周比制御信号SDに応じた分周比Nで逓倍クロック信号CLKを分周し、分周されたクロック信号をDSP用クロック信号CK2として、例えば、DSPプロック50に10供給する。

【0046】DSPプロック50の処理負荷は、受信されるディジタル放送信号の放送モード、放送信号の内容などによって決定される。例えば、放送モードによって、放送されたOFDM変調波におけるシンボル長、ガードインターバル長などが異なるので、DSPプロック50において、復調されたシンボルのデータを取り出してMPEGオーディオ圧縮方式に従って伸長処理を行う場合の処理負荷が異なる。ディジタル放送信号が採用されている放送モードは、放送信号の各フレームの先頭に20配置されているへッダに記述されている。

【0047】このため、負荷判断回路210では、受信 されたヘッダ情報から現在放送されている信号の放送モ ードを読み取ることができる。そして、放送モードに応 じてDSPブロックの処理負荷を推定することができ、 この推定結果に応じて、DSPブロックに供給されるク ロック信号CK2の周波数を制御する逓倍比制御信号S M 及び分周比制御信号Sp が生成される。負荷判断回路 210は、放送信号の各フレームのヘッダ情報を読み取 る専用回路によって構成することができる。なお、通 常、DAB受信回路では、電波信号を変調・増幅するフ ロントエンド、受信用LSI、ユーザインターフェース 及び他の関連する回路の動作を制御する制御用CPU は、ヘッダ情報を読み取り、それに応じて制御を行うの で、負荷判断回路210の機能は、この制御用CPUに よって実現することができる。この場合、負荷判断回路 210は、CPUの処理を制御する命令コード、即ち、 ソフトウェアとこのソフトウェアを実行するCPUによ って構成されると見ることができる。

【0048】以下、図3を参照しながら、逓倍回路120の構成及び動作について説明する。図3に示すように、逓倍回路120は、位相比較器(PD)310、チャージポンプ320、ローパスフィルタ(LPF)330、電圧制御発振回路(VCO)340及び分周器350によって構成されている。ここで、逓倍回路120に入力される基準クロックRCKの周波数を f_0 とし、VCO340の出力クロック信号CLKの周波数を f_1 とする。また、分周器350によって出力される分周クロック信号CKdの周波数は、(f_1 /M)である。

50 【0049】位相比較器310は、基準クロックRCK

と分周クロック信号CKdとの位相を比較し、当該比較結果に応じて、アップ信号 S_{UP} またはダウン信号 S_{DW} を出力する。チャージポンプ320は、位相比較器310からのアップ信号 S_{UP} またはダウン信号 S_{DW} に応じて、チャージ電流またはディスチャージ電流を出力するので、当該チャージポンプ320の出力端子に接続されている負荷容量が充電または放電され、出力電圧 V_C が制御される。

【0050】ローパスフィルタ330は、チャージポンプ320の出力電圧 V_C に含まれている高周被成分を除去し、低周波成分からなる制御信号をVCO340に出力する。VCO340は、入力される制御信号に応じて発振周波数が制御され、クロック信号CLKを出力する。分周器350は、分周比Mでクロック信号CLKを分周し、分周クロック信号CK d を位相比較器310に出力する。

【0051】このように構成された逓倍回路 120において、分周クロック信号 C K d と基準クロック R C K o 位相が一致するようにフィードバック制御が行われる。その結果、分周クロック信号 C K d の周波数 f_1 f_1 f_2 Mが基準クロック f_3 C K f_4 と一致する状態で f_5 L f_6 と一致する状態で f_7 L f_8 以即ち、クロック信号 f_8 C L K f_8 の周波数 f_1 は次式によって求められる。

[0052]

【数1】

 $f_1 = f_0 \times M \qquad \cdots (1)$

【0053】即ち、逓倍回路120に供給される基準クロックRCKの周波数 f_0 及び分周器 350の分周比Mが決まれば、逓倍回路 120によって生成される逓倍クロック信号CLKの周波数 f_1 が式 (1) で決まる。

【0054】分周器350の分周比Mは、例えば、図2に示すように、負荷判断回路210から入力される逓倍比制御信号 S_M に応じて制御される。逓倍比制御信号 S_M は、DSPプロックの処理負荷に応じて制御され、これに応じて逓倍回路120の逓倍比が制御されるので、逓倍されたクロック信号CLKの周波数が制御される。例えば、外部発振器200によって供給される基準クロックRCKの周波数 f_0 を24.576MHzとすると、逓倍比制御信号 S_M に応じて、逓倍回路120の逓倍比Mが4に制御される場合、クロック信号CLKの周波数は、98.304MHzになる。

【0055】このとき、例えば、DSPブロックの処理 負荷に応じて、負荷判断回路210によって出力される 分周比制御信号SDに応じて、DSP用クロック生成回 路132の分周比がそれぞれ2, 4または8に制御される場合、DSPブロックに供給されるクロック信号CK2の周波数は、それぞれ49.152MHz, 24.576MHz及び12.288MHzとなる。

【0056】例えば、負荷判断回路210によって、D

SPブロックの負荷が大きいと判断した場合、分周比制御信号SDによってDSP用クロック生成回路132の分周比が2に設定される。これに応じて、クロック信号CLKの周波数が49.152MHzに制御されるので、DSPブロックが高速なクロック信号CLKによって駆動され、高い処理負荷に対応できる。一方、負荷的いと判断した場合、分周比制御信号SDによってDSPブロックの負荷が小さいと判断した場合、分周比制御信号SDによってDSPブロック生成回路132の分周比が8に設定される。これに応じて、クロック信号CLKの周波数が12.288MHzに制御されるので、DSPブロックが低速なクロック信号CLKによって駆動され、低い処理負荷に対応でき、また、クロック信号CLKの周波数を低く制御することによって、低負荷のときDSPブロックの消費電力の低減を実現できる。

【0057】図4は、本実施形態のクロック供給回路に よって生成されたクロック信号 CK1, CK2の一例を 示す波形図である。この例では、外部発振器200によ って生成された基準クロックRCKの周波数foは、例 20 えば、24.576MHzであり、逓倍回路120の逓 倍比Mは、例えば、4である。このため、逓倍回路12 0によって、f₁ = 98.304MHzの逓倍クロック 信号CLKが生成される。負荷判断回路210からの分 周比制御信号SDによって、例えば、DSP用クロック 生成回路132の分周比N=2に制御されているとき、 DSP用クロック生成回路132から出力されるクロッ ク信号CK2の周波数は、49.152MHzとなり、 また、分周比制御信号SD によって分周比N=4に制御 されているとき、DSP用クロック生成回路132から 出力されるクロック信号CK2の周波数は、24.57 6MHzとなる。

【0058】図4(a)は、外部発振器200によって 生成される基準クロック信号RCKの波形を示し、図4 (b) は、逓倍回路120によって生成された逓倍クロ ック信号CLKの波形を示している。なお、図示の例に おいて、逓倍回路120の分周比Mは、例えば4であ る。図4(c)は、受信用クロック生成回路130によ って出力される受信用クロック信号CK1の波形を示し ている。ここで、受信用クロック信号CK1は、例え 40 ば、分周比4を用いて逓倍クロック信号CLKを逓倍し で生成される分周クロック信号である。図4 (d)は、 分周比N=2のとき、DSP用プロック生成回路132 によって生成されるクロック信号CK2の波形を示し、 図4 (e) は、分周比N=4のとき、DSP用ブロック 生成回路132によって生成されるクロック信号CK2 の波形を示し、図4 (f)は、分周比N=8のとき、D SP用プロック生成回路132によって生成されるクロ ック信号CK2の波形を示している。

【0059】以上説明したように、本実施形態によれ 50 ば、外部発振器200によって供給される基準クロック

RCKを逓倍回路120によって逓倍し、逓倍クロック信号CLKを生成する。負荷判断回路210によって信号処理回路、例えば、DSPプロックの処理負荷を判断し、その判断結果に応じてDSP用クロック生成回路132の分周比Nを設定し、DSPの処理負荷に応じた周波数のクロック信号CK2をDSPプロックに供給する。これによって、DSPプロックに処理負荷に応じて周波数が制御されるクロック信号CK2を供給されるので、クロック信号CK2の周波数を可変に制御でき、高負荷時に高速な処理を実現でき、低負荷時に消費電力の低減を実現できる。

【0060】なお、図2に示す本実施形態のクロック供給回路80において、負荷判断回路210の判断結果に応じて供給される逓倍比制御信号SMに応じて、逓倍回路120の逓倍比が制御されるが、本発明はこの構成に限定されることはなく、例えば、逓倍回路1200によって生成した基準クック信号RCKを逓倍し、逓倍クロック信号CLKを通付し、逓倍回路120の逓倍比が 支援である。ただし、負荷判断回路210の判断結果に応じて、逓倍回路120の逓倍比M及びDSP用クロック生成回路132の分周比Nを同時に制御することによって、DSP用クロック生成回路132によって、DSP用クロック生成回路132によって、DSP用クロック生成回路132によって、DSP用クロック生成回路132によって、DSP用クロック生成回路132によって出力されるクロック信号CK2の周波数の調整可能な範囲は、分周比Nのみを制御する場合に較べて広くとることが可能である。

【0061】第2実施形態

図5は、本発明のクロック供給回路の第2の実施形態を示す回路図であり、特に受信回路に受信用クロック信号を供給する受信用クロック生成回路の一構成例を示す回路図である。図示のように、本実施形態において、受信用クロック生成回路130aは、クロック切り替え回路140、カウンタ150、及び分周回路160によって構成されている。

【0062】外部発振器200は、所定の周波数を持つ基準クロックRCKを発生する。なお、本発明において外部発振器200に高い精度を要求せず、通常の水晶発振器(XO)を用いても十分である。切り替え制御回路220は、例えば、図1に示すCOLTプロック70の内部に設けられている回路である。切り替え制御回路220は、COLTプロック70において検出された時間軸上のオフセット量に応じて、切り替え制御信号Scを生成し、クロック切り替え回路140に出力する。

【0063】以下、本実施形態のクロック供給回路130aの各部分について説明する。逓倍回路120は、上述したようにPLL回路によって構成されている。逓倍回路120は、外部発振器200から入力される基準クロックRCKを所定の逓倍比で逓倍し、高い周波数を持つクロック信号CLKを生成する。ここで、例えば、基準クロックRCKの周波数foを24.576MHzとして、逓倍回路120の逓倍比Nを4とすると、クロッ

ク信号CLKの周波数 f_1 は、 $f_0 \times N = 98$. 304 MHzとなる。

【0064】分周回路160は、クロック信号CLKをそれぞれ異なる分周比で分周し、異なる周波数を持つ複数の分周クロック信号を生成する。ここで、例えば、分周回路130は、三つの分周器から構成され、これらの分周器はそれぞれ分周比n1, n2及びn3でクロック信号CLKを分周し、三つの分周クロック信号CKD1, CKD2及びCKD3を出力する。例えば、n1=3, n2=4及びn3=5とすると、分周クロック信号CKD1, CKD2及びCKD3の周波数は、それぞれ32. 768MHz, 24. 576MHz及び19. 660MHzとなる。

【0065】図6は、分周回路160の一構成例を示す ブロック図である。図示のように、分周回路160は、 3分周回路160-1、4分周回路160-2、及び5 分周回路160-3によって構成されている。これらの 分周回路は、入力されるクロック信号CLKをそれぞれ 異なる分周比で分周し、分周クロック信号CKD1, C 20 KD2及びCKD3を出力する。分周回路160を構成 する各分周回路は、60進カウンタ150のカウント値 CNTに応じてクロック分周を行う。例えば、3分周回 路160-1では、カウント値CNTが0, 3, 6, … のとき、クロック信号CLKを出力し、4分周回路16 0-2では、カウント値CNTが0, 4, 8, …のと き、クロック信号CLKを出力し、5分周回路160-3では、カウント値CNTが0, 5, 10, …のとき、 クロック信号CLKを出力する。これによって、これら の分周回路から入力クロック信号CLKをそれぞれ3分 周、4分周及び5分周した分周クロック信号CKD1, CKD2及びCKD3が出力される。

【0066】クロック切り替え回路140は、切り替え 制御信号Sc 及びカウンタ150のカウント値CNTに 応じて、三つの分周クロック信号CKD1, CKD2及 びCKD3から一つを選択して出力する。クロック切り 替え回路140によって選択されたクロック信号CK1 が、図1に示すように、受信用LSIのA/Dコンバー タ10、DAFCブロック20、FFTブロック30、 及びビタビ復号ブロック40に供給される。これらのブ ロックにおいて、クロック信号CK1によって設定され たタイミングで受信信号が処理される。例えば、FFT ブロック30において、クロック信号CK1のタイミン グで受信信号のⅠ成分とQ成分に対してFFT処理が行 われ、受信信号がOFDM復調される。さらに、ピタビ 復号ブロック40において、クロック信号CK1のタイ ミングでビタビ復号処理が行われる。クロック信号CK 1と受信信号とは完全に同期しないので、時間軸上にオ フセットが生じる。

【0067】カウンタ150は、逓倍回路120によっ 50 て出力されるクロック信号CLKをカウントし、カウン ト値CNTをクロック切り替え回路140に出力する。 クロック切り替え回路140は、切り替え制御回路22 0からの切り替え制御信号Scに応じて切り替える分周 クロック信号を選択し、カウント値CNTに応じて切り 替えのタイミングを設定する。なお、クロック切り替え の動作について後にさらに詳しく説明する。

【0068】次に、時間軸上のオフセットの検出方法について説明する。時間軸上のオフセットは、LSI内部のCOLTプロック70によって検出される。上述したように、COLTプロック70は、シンボルデータ取得回路、タイムベース回路、及び相関演算回路によって構成されている。相関演算回路は、受信信号にある同期用シンボル(TFRPシンボル)とリファレンスシンボルとの相関演算を行い、周波数軸及び時間軸上のオフセット量を計算する。以下、DAB放送信号のフレームの構成を参照しつつ、オフセット量の演算方法について説明する。

【0069】DAB放送信号は、フレーム単位で送信される。図7は、DAB放送信号のフレームの一構成例を示している。図示のように、DAB放送信号のフレームは、データを含まないヌルシンボル(NULL)、同期シンボルTFPR及び情報データ(Contents Data)を含むデータシンボルによって構成されている。ヌルシンボルは、各フレームの先頭に配置され、通常受信側ではフレームの先頭を識別するために用いられる。

【0070】同期シンボルは、ヌルシンボルの直後に配置されている。同期シンボルは、例えば、DAB放送の信号規格によって決められたデータ列によって構成されている。このデータ列は、所定のパターンを持ち、好ましくは、相関処理によって鋭いピークが現れるなどの特徴を有する。DAB受信機は、リファレンスシンボルとして、同期シンボルと同じパターンを持つデータ列を予め記憶されている。DAB放送信号を受信するとき、COLTブロック70において、このリファレンスシンボルを用いて、同期のずれ、即ち、時間軸上のオフセット量を検出する。

【0071】図8は、オフセットの検出過程におけるヌルシンボル及び同期シンボルのデータの流れを示す図である。以下、図8を参照しつつ、オフセットの検出について説明する。図8に示すように、A/Dコンバータ10によって量子化された受信データDinがDAFCブロック20によって直交分離され、IデータとQデータが得られる。COLTブロック70は、IデータとQデータに応じて、まず、ヌルシンボルを検出したとき、FFTブロック30によってOFDM復調された復調データ(IデータとQデータ両方を含む)から、同期シンボルて下PRを取り出す。そして、この同期シンボルとリファレンスシンボルRSYNとの相関演算を行う。

【0072】図1に示すように、DAFCプロック2 0、FFTブロック30、ピタピ復号プロック40、及 びCOLTプロック70は、クロック供給回路(FCG ブロック80)によって供給されたクロック信号CK1 で動作する。このため、クロック信号CK1と受信信号 が完全に同期している場合、FFTプロック30から出 力された同期シンボルTFPRが正確に復元されるの で、リファレンスシンボルとの相関演算処理によって、 所望の相関値が得られる。一方、クロック信号CK1と 10 受信信号との同期がずれている場合、リファレンスシン ボルとの相関演算の結果、所望の相関値と異なる値が算 出される。同期ずれの量、即ち、時間軸上のオフセット 量に応じて、相関値がそれぞれ異なるので、算出された 相関値に応じて時間軸上のオフセット量を推定できる。 【0073】COLTプロック70に設けられている切 り替え制御回路220によって、推定されたオフセット 量に応じて、切り替え制御信号Sc が生成され、クロッ ク切り替え回路140に出力される。例えば、時間軸上 のオフセットの検出結果に応じて、受信信号の処理タイ ミングがDAB放送信号より遅れている場合、切り替え 制御回路220は、クロック信号CK1の周波数を高い 方に切り替える切り替え制御信号Sc を出力し、一方、 オフセットの検出結果に応じて、受信信号の処理タイミ ングがDAB放送信号より進んでいる場合、切り替え制 御回路220は、クロック信号CK1の周波数を低い方 に切り替える切り替え制御信号Scを出力する。なお、 オフセット検出結果に応じて、受信タイミングがDAB 放送信号と同期している場合、切り替え制御回路220 は、現在のクロック信号CK1の周波数を維持する制御 30 信号Sr. を出力する。

18

【OO74】即ち、切り替え制御信号Scは、三つの分 周クロック信号CKD1、CKD2及びCKD3のうち 一つを指定できればよい。このため、例えば、切り替え 制御信号Scが2ピットのデータからなり、この2ピッ トのデータと指定する分周クロック信号との関係を予め 設定しておけば、クロック切り替え回路140は、入力 される2ビットの制御データに応じて分周クロック信号 CKD1, CKD2及びCKD3から一つの選択して、 カウンタ150から入力されるカウント値CNTによっ 40 て設定されたタイミングでクロックの切り替えを行う。 【0075】以下、クロック切り替え回路140の動作 について説明する。上述したように、クロック切り替え 回路140は、切り替え制御信号Sc に応じて、分周回 路130によって出力された三つの分周クロック信号C KD1, CKD2, CKD3の何れかを選択して、カウ ント値CNTによって設定したタイミングで切り替えを 行う。ここで、クロック信号CKD1, CKD2, CK D3の周波数をそれぞれ32.768MHz,24.5 76MHz及び19.660MHzとすると、例えば、 50 クロック切り替え回路 140によってクロック信号 CK

D2を出力している間、切り替え制御回路220から、クロック周波数を高い方に切り替える制御信号Sc を受けた場合、クロック切り替え回路140は、クロック信号CKD1を選択する。逆に、クロック切り替え回路140によってクロック信号CKD2を出力している間、切り替え制御回路220から、クロック周波数を低い方

に切り替える制御信号Sc を受けた場合、クロック切り

19

替え回路140は、クロック信号CKD3を選択する。 【0076】クロック切り替え回路140において、クロック信号の切り替えは、切り替えの対象となるクロック信号の位相が揃っているときに行われることによって、切り替え時タイミングのずれを防止でき、切り替えによるクロックタイミングの破綻を防ぐことができる。本実施形態のクロック供給回路において、カウンタ150は60進のカウンタであり、そのカウント値CNTが初期値0になるとき、分周クロック信号CKD1、CKD2及びCKD3の位相が一致するので、クロック切り替え回路140において、カウンタ150のカウント値CNTが初期値、即ちCNT=0のときクロックの切り替えを行う。

【0077】図9は、クロック切り替え回路140の切 り替え制御を示すフローチャートである。以下、図9を 参照しつつ、クロック切り替え回路140の動作につい て説明する。まず、ステップS1において、クロックの 同期ずれの検出結果に応じて、クロック切り替え要求 が、例えば、切り替え制御回路220によって出力され る。なお、クロックの同期ずれの検出は、上述したよう に、COLTブロック70における相関演算によって行 われる。例えば、クロック切り替え回路140によって 分周クロック信号CKD1, CKD2及びCKD3のう ち、中間の周波数を持つ分周クロック信号CKD2を受 信用クロック信号CK1として受信回路に出力している とき、同期ずれの検出結果、受信回路に供給されるクロ ック信号CK1が受信される放送信号より遅い場合、速 いクロック信号、即ち、分周クロック信号CKD1に切 り替える制御信号Scが出力され、逆に、受信回路に供 給されるクロック信号CK1が受信される放送信号より 速い場合、遅いクロック信号、即ち、分周クロック信号 CKD3に切り替え制御信号Sc が出力される。

【0078】次に、クロック切り替え回路140において、カウント値CNTが0になっているか否かが判断される(ステップS2)。カウント値CNTが0になると、即ち、分周クロック信号CKD1、CKD2及びCKD3の位相が揃っているとき、クロックの切り替えが行われる(ステップS3)。このとき、クロック切り替え回路140は切り替え制御信号Scによって指定した分周クロック信号を受信用クロック信号CK1として選択し、カウント値CNTが0になるタイミングで出力する。

【0079】上述したステップS1~S3の処理は、受 50 いて出力クロック信号CK1として分周クロック信号C

信回路が動作している間に繰り返して行われるので、受信用クロック信号CK1と受信された放送信号との同期のずれに応じて、周波数の異なる三つの分周クロック信号CKD1、CKD2及びCKD3のうち何れか一つが選択され、受信用クロック信号CK1として受信回路に供給されるので、受信用クロック信号と放送信号との同期ずれを補正することができる。

【0080】以下、図10に示す被形図を参照しつつ、クロック切り替えに伴う受信用クロック信号CK1の状10 態遷移を説明する。図10は、カウンタ150のカウント値CNT並びにクロック信号CLK、分周クロック信号CKD1、CKD2、CKD3及び切り替え回路140によって出力されるクロック信号CK1の被形を示している。図10(a)は、カウント値CNTを示し、図10(b)はクロック信号CLKの被形を示し、図10(c)~(e)は、分周クロック信号CKD1、CKD2、CKD3の波形を示している。そして、図10(f)及び(g)は、クロックの切り替えによる出力クロック信号CK1の波形の変化を示している。

【0081】上述したように、クロック信号CKD1, 20 CKD2とCKD3は、それぞれクロック信号CLKか ら、分周比n1=3, n2=4及びn3=5で得られた 分周信号である。即ち、カウンタ150の初期値を0と すると、カウント値CNT=0、3,6…のとき、クロ ック信号CKD1が出力され、カウント値CNT=0, 4、8…のとき、クロック信号CKD2が出力され、カ ウント値CNT=0, 5, 10…のとき、クロック信号 CKD3が出力される。分周比3,4及び5の最小公倍 数は60であるので、クロック信号CLKが60周期毎 に、分周クロック信号CKD1, CKD2とCKD3の 位相が揃う。即ち、カウント値CNTが0のとき、三つ の分周信号CKD1, CKD2とCKD3の位相が一致 するので、このときクロックの切り替えを行うことで、 タイミングの破綻を防ぐことができる。

【0082】本実施形態のクロック切り替え回路140は、上述したように、カウント値CNTが0のとき、クロック切り替えを行う。例えば、放送信号に対して、受信用クロック信号CK1が遅い場合、切り替え制御信号SCに応じて、受信用クロック信号CK1が速いクロック信号CKD1に切り替えられる。図5(a)と(f)に示すように、例えば、カウント値CNTが0になるとき、クロック信号CKD2からCKD3に切り替えられる。

【0083】即ち、図10(g)に示すように、例えば、期間T1において出力クロック信号CK1としてCKD2が受信回路に供給され、同期ずれの検出結果に応じて速いクロック信号を要求する切り替え制御信号Scが出力される場合、カウント値CNTが0になるタイミングで、クロック切り替えが行われ、次の期間T2において出力クロック信号CK1として分周クロック信号C

KD1が選択される。逆に、図10(f)に示すように、期間T1において出力クロック信号CK1としてCKD2が受信回路に供給され、同期ずれの検出結果に応じて遅いクロック信号を要求する切り替え制御信号Scが出力される場合、カウント値CNTが0になるタイミングで、クロック切り替えが行われ、次の期間T2において出力クロック信号CK1として分周クロック信号CKD3が選択される。

【0084】上述同様、クロック信号CKD3からクロック信号CKD2への切り替え、また、クロック信号CKD1とCKD2への切り替えもカウント値CNTが0になるタイミングで行う。これにより、クロック信号の切り替えは常に切り替え対象となるクロック信号の位相が揃ったときに行われるので、クロックの切り替えによるタイミングの破綻を防止できる。

【0085】第3実施形態

図11は、本発明に係るクロック供給回路の第3の実施 形態を示す回路図であり、受信回路に受信用クロック信 号を供給する受信用クロック生成回路のもう一つの構成 例を示す回路図である。図示のように、本実施形態にお いて、受信用クロック生成回路130bは、クロック切 り替え回路142、カウンタ152,154、及び分周 回路162によって構成されている。

【0087】本実施形態のクロック供給回路130bにおいて、逓倍回路120は、外部発振器200によって供給される基準クロック信号RCKに基づき、逓倍クロック信号CLKを生成し、分周回路162、カウンタ152及び154に供給する。分周回路162は、それぞれの所定の分周比でクロック信号CLKを分周し、分周クロック信号CKD1, CKD2及びCKD3を出力する。

【0088】図12は、本実施形態における分周回路162の一構成例を示すプロック図である。本実施形態において、例えば、分周クロック信号CKD1, CKD2及びCKD3を生成するための分周比をそれぞれn1=3, n2=4及びn3=5とすると、n1とn2の最小公倍数は12となり、n2とn3の最小公倍数は20となる。これに応じて、カウンタ152は12進であり、カウンタ154は、20進である。

【0089】図示のように、分周回路162は、3分周回路162-1、4分周回路162-2、及び5分周回路162-3によって構成されている。これらの分周回

路は、入力されるクロック信号CLKをそれぞれ異なる分周比で分周し、分周クロック信号CKD1, CKD2及びCKD3を出力する。分周回路162を構成する各分周回路は、12進カウンタ152のカウント値CNT1及び20進カウンタ154のカウント値CNT2に応じてクロック分周を行う。例えば、3分周回路162-1では、カウント値CNT1が0,3,6,…のとき、クロック信号CLKを出力し、4分周回路162-2では、カウント値CNT1が0,4,8,…のとき、クロック信号CLKを出力し、5分周回路162-3では、カウント値CNT2が0,5,10,…のとき、クロック信号CLKを出力する。これによって、これらの分周回路から入力クロック信号CLKをそれぞれ3分周、4分周及び5分周した分周クロック信号CKD1,CKD2及びCKD3が出力される。

【0090】以下、本実施形態におけるクロック切り替え回路142の動作を中心に説明する。クロック切り替え回路142は、切り替え制御回路220からの制御信号Scに応じて分周クロック信号CKD1、CKD2及びCKD3から一つの選択して、カウンタ152または154のカウント値CNT1、CNT2に応じて設定したタイミングでクロックの切り替えを行う。

【0091】図13~15は、クロック切り替え回路142の切り替え制御を示すフローチャートである。以下、図13~15を参照しつつ、クロック切り替え回路142の動作について説明する。図13は、分周クロック信号CKD1、CKD2及びCKD3のうち、中間の変を持つクロック信号CKD2を受信用クロック信号CK1として受信回路に出力しているときのクロック信号CKD1を受信用クロック信号CKD1を受信用クロック信号CKD1を受信用クロック付り替え、中間周波数のクロック信号CKD2より低い周波数を持つのクロック信号CKD2より低い周波数を中であり、さらに、図15は、中間周波数のクロック信号CKD2より低い周波数を中でして受信回路に出力しているときのクロック切り替え処理を示すフローチャートである。

【0092】まず、図13を参照しつつ、クロック信号 40 CKD2が出力されているときのクロック切り替え処理について説明する。中間の周波数を持つクロック信号CK1として受信回路に出力しているとき、同期ずれの検出結果に応じて受信回路に出力しているとき、同期ずれの検出結果に応じて受信用クロック信号が受信した放送信号より遅いかまたは早いかが検出される。当該検出の結果に応じて、速いクロック信号CKD1または遅いクロック信号CKD3に切り替える切り替え制御信号Scが出力される。そして、クロック切り替え回路142は、切り替え制御信号Scによって指示されたクロック信号を選択して、カウント値C NT1またはCNT2によって設定されたタイミングで

クロックの切り替えを行う。

【0093】まず、ステップSA1において、中間周波数のクロック信号CKD2が受信用クロック信号CK1として受信回路に供給される。次に、ステップSA2において、同期ずれの検出結果に応じて、クロック切り替えの要求が出力される。

【0094】そして、受信用クロック信号CK1が受信した放送信号より遅いか速いかが判断される(ステップSA3)。当該判断の結果に応じて、クロックの切り替えが行われる。例えば、同期ずれの検出結果、受信用クロックが受信した放送信号より遅い場合、中間周波数のクロック信号CKD2より速いクロック信号CKD1を選択する切り替え制御信号Scが出力される。

【0095】このとき、クロック切り替え回路142は、カウント値CNT1に応じて設定されたタイミングでクロックの切り替えを行う。図示のように、クロック切り替え回路142は、カウント値CNT1が0になるか否かを判断し(ステップSA4)、カウント値CNT1が0になるとき、速いクロック信号CKD1を選択して受信用クロック信号CK1として出力する(ステップ 20 SA5)。

【0096】また、クロックの同期ずれの検出結果に応じて、受信用クロックが受信した放送信号より速い場合、中間周波数のクロック信号CKD2より遅いクロック信号CKD3を選択する切り替え制御信号Scが出力される。

【0097】このとき、クロック切り替え回路142は、カウント値CNT2に応じて設定されたタイミングでクロックの切り替えを行う。図示のように、クロック切り替え回路142は、カウント値CNT2が0になるか否かを判断し(ステップSA6)、カウント値CNT1が0になるとき、遅いクロック信号CKD3を選択して受信用クロック信号CK1として出力する(ステップSA7)。

【0098】次に、図14を参照しながら、高い周波数のクロック信号CKD1が出力されているときのクロック切り替えの動作について説明する。まず、クロック信号CK1として受信用クロック信号CK1として受信のに出力される(ステップSB1)。そして、クロック信期ずれの検出結果に応じて、クロック信号CKD1は、中間周波数のクロック信号CKD2に較べて周波数が高い。このため、受信用クロック信号CK1としてクロック信号CKD1を用いて放送信号を受信し続けると、受信用クロック信号CKD2に戻す処理が行われる。

【0099】クロック切り替え要求を受けたとき、クロック切り替え回路142は、カウント値CNT1に応じ

て設定した切り替えのタイミングでクロック信号CKD1から中間周波数のクロック信号CKD2に切り替える。図14に示すように、切り替え回路142はカウント値CNT1が0になるか否かを判断する(ステップSB3)。カウント値CNT1が0になると、クロック切り替え回路142は、クロック信号CKD1から中間周波数のクロック信号CKD2に切り替えて、受信用クロック信号CK1として受信回路に出力する(ステップSB4)。

【0100】次に、図15を参照しながら、低い周波数のクロック信号CKD3が出力されているときのクロック切り替えの動作について説明する。まず、クロック信号CK1として受信回路に出力される(ステップSC1)。そして、クロックの同期ずれの検出結果に応じて、クロック切り替え要求出力される(ステップSC2)。クロック信号CKD3は、中間周波数のクロック信号CKD2に較べて周波数が低い。このため、受信用クロック信号CK1としてクロック信号CKD3を用いて放送信号を受信し続けると、受信用クロック信号CKD3を用ので放送信号より位相が遅れ、同期のずれが生じる。このとき、受信用クロック信号CKD2に戻す処理が行われる。

【0101】クロック切り替え要求を受けたとき、クロック切り替え回路142は、カウント値CNT2に応じて設定した切り替えのタイミングでクロック信号CKD3から中間周波数のクロック信号CKD2に切り替える。図15に示すように、切り替え回路142はカウント値CNT2が0になるか否かを判断する(ステップSC3)。カウント値CNT2が0になると、クロック切り替え回路142は、クロック信号CKD3から中間周波数のクロック信号CKD2に切り替えて、受信用クロック信号CK1として受信回路に出力する(ステップSC4)。

【0102】図16は、本実施形態におけるクロック信号の切り替えタイミングを示す波形図である。以下、図16を参照しつつ、本実施形態のクロック切り替え回路の動作について説明する。図16(a)は、クロック信号CLKの波形を示し、図16(b)と(c)は、それびで、図16(d)~(f)はそれぞれ分周クロック信号CKD1、CKD2及びCKD3の波形を示し、図16(g)は、クロック切り替え回路142によって出力された受信用クロック信号CK1の波形を示している。

【0103】本実施形態のクロック切り替え回路142において、切り替え対象となるクロック信号の位相が揃ったとき切り替えを行う。即ち、例えば、クロック信号CKD2とCKD1の位相が揃ったときに、クロック信号CKD2からCKD1、またはクロック信号CK1からCK2への切り替えを行う。同様に、クロック信号C

KD2とCKD3の位相が揃ったとき、クロック信号C KD2からCKD3、またはクロック信号CK3からC K2への切り替えるを行う。

【0104】クロック信号CK1とCK2の位相が揃っているか否かの判断は、カウンタ152のカウント値CNT1に基づいて行い、同様に、クロック信号CK2とCK3の位相が揃っているか否かの判断は、カウンタ154のカウント値CNT2に基づいて行う。

【0105】上述したように、分周クロック信号CKD1とCKD2を生成するための分周比がそれぞれ3と4であるので、図16(b)、(d)と(e)に示すように、カウント値CNT1が0になるとき、即ち、クロック信号CLKの12周期毎に、クロック信号CKD1とCKD2の位相が揃う。このように、12進のカウンタ152のカウント値CNT1が0になるとき、クロック信号CKD1とCKD2の位相が揃う。同様に、クタ周といるとであるので、図16(c)、(e)とく(f)に示すように、カウント値CNT2が0になるとき、即ち、クロック信号CLKの20周期毎に、クロック信号CKD2とCKD3の位相が揃う。このように、20進のカウンタ154のカウント値CNT2が0になるとき、クロック信号CKD2とCKD3の位相が揃う。

【0106】これに応じて、本実施形態のクロック切り 替え回路142において、カウンタ152のカウント値 CNT1が0になるとき、クロック信号CKD1とCK D2との切り替えが行われる。同様に、カウンタ154 のカウント値CNT2が0になるとき、クロック信号C KD2とCKD3との切り替えが行われる。

【0107】図16(g)は、クロック切り替え回路142によって出力されるクロック信号CK1の一例を示している。図示のように、まず、最初にクロック信号CKD2がクロック切り替え回路142によって選択され、受信回路に出力される。切り替え制御信号Scに応じて、次にグロック信号CKD1に切り替える。このとき、クロック切り替え回路142はカウンタ152のカウント値CNT1に応じて、切り替えのタイミングを制御する。時間 t1において、カウンタ152のカウント値CNT1が0になる。即ち、このときクロック信号CKD1とCKD2の位相が揃っているので、クロック信号CKD1とCKD2からクロック信号CKD1への切り替えが行われる。

【0108】次に、切り替え制御信号Scに応じて、クロック信号CKD1からCKD2への切り替えが行われる。このとき、クロック切り替え回路142はカウンタ152のカウント値CNT1に応じて、切り替えのタイミングを制御する。時間t2において、カウンタ152のカウント値CNT1がまた0になる。即ち、このときクロック信号CKD1とCKD2の位相が揃っているの

で、クロック信号CKD1からクロック信号CKD2への切り替えが行われる。

【0109】次に、切り替え制御信号Sc に応じて、クロック信号CK2からCKD3への切り替えが行われる。このため、クロック切り替え回路142はカウンタ154のカウント値CNT2に応じて、切り替えのタイミングを制御する。図示のように、時間t3において、カウンタ154のカウント値CNT2が0になり、このときクロック信号CKD2とCKD3の位相が揃っているので、クロック信号CKD2からCKD3への切り替えが行われる。

【0110】そして、切り替え制御信号Scに応じて、クロック信号CK3からCKD2に切り替える。このため、クロック切り替え回路142はカウンタ154のカウント値CNT2に応じて、切り替えのタイミングを制御する。時間 t4において、カウンタ154のカウント値CNT2が0になり、このときクロック信号CKD2とCKD3の位相が揃っているので、クロック信号CKD3からCKD2への切り替えが行われる。

【0111】上述したように、本実施形態において、二 つのカウンタ152と154が設けられ、クロッグ切り 替え回路142は、カウンタ152のカウント値CNT 1に従って、クロック信号CKD2とCKD1との切り 替えタイミングを制御し、また、カウンタ154のカウ ント値CNT2に従って、クロック信号CKD2とCK D3との切り替えタイミングを制御する。このため、ク ロック信号CKD1とCKD2の位相揃っているときに クロック信号CKD1からCKD2、またはクロック信 号CKD2からCKD1への切り替えが行われる。同じ ように、クロック信号CKD2とCKD3の位相が揃っ ているときにクロック信号CKD2からCKD3、また はクロック信号CKD3からCKD2への切り替えが行 われる。このため、上述した第1の実施形態に較べて、 本実施形態ではクロック信号の切り替えは短い間隔でで き、放送信号との同期ずれに応じてクロック信号を適宜 切り替えることで、同期ずれを随時補正でき、受信信号 を高精度に再生することができる。

【0112】第4実施形態

図17は、本発明に係るクロック供給回路の第4の実施 40 形態を示す回路図であり、受信回路に受信用クロック信 号を供給する受信用クロック生成回路のもう一つの構成 例を示す回路図である。図示のように、本実施形態にお いて、受信用クロック生成回路130cは、クロック切 り替え回路144、カウンタ156、及び分周回路16 4によって構成されている。

【0113】本実施形態の受信用クロック生成回路13 0cにおいて、分周回路164は、それぞれの所定の分 周比でクロック信号CLKを分周し、分周クロック信号 CKD1とCKD3を出力する。なお、上述した第1ま 50 たは第2の実施形態と異なる点は、本実施形態におい て、中間の周波数を持つ分周クロック信号CKD2が生成されず、クロック信号CKD2より速い分周クロック信号CKD2より遅い分周クロック信号CKD1と、クロック信号CKD2より遅い分周クロック信号CKD3のみがクロック切り替え回路144に供給される。即ち、本実施形態の受信用クロック生成回路130cにおいて、受信される放送信号よりわずかに高い周波数と低い周波数を持つ分周クロック信号を生成し、クロック切り替え回路144によって切り替え制御信号Scに従ってクロック信号CKD1とCKD3を選択して出力することで、放送信号との同期をはかる。

【0114】分周回路164において、逓倍回路120から供給されるクロック信号CLKを分周比3と分周比5で分周し、分周クロック信号CKD1とCKD3をそれぞれ出力する。ここで、例えば、クロック信号CLKの周波数を98.304MHzとすると、クロック信号CKD1とCKD3の周波数は、それぞれ32.768MHz及び19.660MHzとなる。

【0115】図18は、本実施形態における分周回路164の一構成例を示すプロック図である。本実施形態において、例えば、分周クロック信号CKD1とCKD3を生成するための分周比がそれぞれ3と5である。分周比3と5の最小公倍数は15であるので、カウンタ156は、15進のカウンタである。このため、カウンタ156のカウント値CNT3が0になるとき、分周クロック切り替え回路144は、カウンタ156のカウント値CNT3に従って、クロック切り替えのタイミングを制御する。即ち、カウント値CNT3が0になるとき、クロックの切り替えを行う。

【0116】図示のように、分周回路164は、3分周回路164-1と、5分周回路164-2によって構成されている。これらの分周回路は、入力されるクロック信号CLKをそれぞれ異なる分周比で分周し、分周回路164を構成する各分周回路は、15進カウンタ156のカウント値CNT3に応じてクロック分周を行う。例えば、3分周回路164-1では、カウント値CNT3が0、3分周回路164-1では、カウント値CNT3が0、5分周回路164-2では、カウント値CNT3が0、5分周回路164-2では、カウント値CNT3が0、5、10、…のとき、クロック信号CLKを出力する。これによって、これらの分周回路から入力クロック信号CLKをそれぞれ3分周、または5分周した分周クロック信号CKD1とCKD3が出力される。

【0117】図19は、本実施形態におけるクロック切り替え回路144の切り替え制御を示すフローチャートである。以下、図19を参照しつつ、クロック切り替え回路144の切り替え動作について説明する。まず、ステップSD1において、クロックの同期ずれの検出結果に応じて、クロック切り替え要求が、例えば、切り替え制御回路220によって出力される。同期ずれの検出結

果、受信回路に供給されるクロック信号CK1が受信される放送信号より遅い場合、速いクロック信号、即ち、分周クロック信号CKD1に切り替える制御信号Scが出力され、逆に、受信回路に供給されるクロック信号CK1が受信される放送信号より速い場合、遅いクロック信号、即ち、分周クロック信号CKD3に切り替え制御信号Scが出力される。

【0118】次に、クロック切り替え回路144におい て、カウント値CNT3が0になっているか否かが判断 10 される (ステップSD2)。カウント値CNT3がOに なると、即ち、分周クロック信号CKD1とCKD3の 位相が揃っているとき、クロックの切り替えが行われる (ステップSD3)。このとき、クロック切り替え回路 144は切り替え制御信号Sc によって指定した分周ク ロック信号を受信用クロック信号CK1として選択し、 カウント値 CNT3が0になるタイミングで出力する。 【0119】上述したステップSD1~SD3の処理 は、受信回路が動作している間に繰り返して行われるの で、受信用クロック信号CK1と受信された放送信号と 20 の同期のずれに応じて、周波数の異なる分周クロック信 号CKD1とCKD3のうち何れか一つが選択され、受 信用クロック信号CK1として受信回路に供給されるの で、受信用クロック信号と放送信号との同期ずれを補正 することができる。

【0120】図20は、本実施形態のクロック供給回路の動作を示す波形図である。図20(a)は、クロック信号CLKの波形を示し、図20(b)は、カウンタ156のカウント値CNT3を示している。図20(c)と(d)は、分周クロック信号CKD1とCKD3の波30形を示し、図20(e)は、クロック切り替え回路144によって出力されるクロック信号CK1の波形を示している。

【0121】次に、図20を参照しつつ、本実施形態のクロック切り替え回路144の動作について説明する。図20(e)に示すように、まず、例えば、クロック切り替え回路144によって、クロック信号CKD1が選択され、クロック信号CK1として出力される。次に、切り替え制御信号Scに従って、クロック切り替え回路144によって、クロック信号CKD3が選択される。40 そして、カウンタ156のカウント値CNT3に従って、クロック切り替えのタイミングが制御される。

【0122】図20(b)、(c)と(d)に示すように、カウンタ156のカウント値CNT3が0になるとき、クロック信号CKD1とCKD3の位相が揃っている。このため、クロック切り替え回路144は、カウント値CN3が0になる時間 t 1においてクロック信号CKD1からクロック信号CKD3に切り替える。

【0123】次に、クロック切り替え制御信号Scに従って、クロック切り替え回路144は、クロック信号CKD3からCKD1に切り替える。上述した切り替えと

同様に、クロック切り替え回路144はカウント値CNT3が0になるタイミングでクロックの切り替えを行う。即ち、図20(b)及び(e)に示すように、時間t2において、カウント値CNT3が0になり、これに従ってクロック切り替え回路144は、クロック信号CKD3からCKD1に切り替える。

29

【0124】上述したように、本実施形態のクロック供給回路において、クロック切り替え回路によって、放送信号よりわずかに周波数の高いクロック信号CKD1と放送信号よりわずかに周波数の低いクロック信号CKD3を選択して受信回路に供給する。クロックの切り替えは、カウンタ156のカウント値CNT3に従って行うので、クロック信号CKD1とCKD3が位相が揃ったとき切り替えを行うことができる。

【0125】以上、本発明のクロック供給回路において、受信回路に受信用クロック信号CK1を供給するクロック生成回路の各実施形態について説明。本発明のクロック供給回路は、第1の実施形態に説明したDSP用クロック生成回路と上述した第2〜第4の実施形態に説明した受信用クロック信号生成回路とによって構成されるので、信号処理回路、例えばDSPプロックに処理負荷に応じて周波数が制御されるクロック信号を供給することができ、また、受信回路に受信した放送信号との同期ずれに応じて、周波数の異なる複数のクロック信号から一つを選択して供給するので、受信した放送信号との同期ずれを補正できる。

[0126]

【発明の効果】以上説明したように、本発明のクロック 供給回路によれば、外部に低い周波数の発振器を用いる だけで、PLL回路から構成される逓倍回路によって高 周波の逓倍クロックを生成でき、FFTブロック、ピタ ビ復号ブロックなどの受信用回路に一定の周波数を持つ 受信用クロック信号を供給でき、また、受信される放送 信号と受信用クロック信号との同期のずれに応じて、周 波数がわずかに異なるクロック信号を切り替えて受信用 回路に供給することによって、同期ずれを補正でき、受 信信号を高精度に再生可能である。さらに、本発明のク ロック供給回路によれば、MPEGストリームの伸長処 理などを行うDSPプロックに処理負荷に応じて周波数 が制御されるクロック信号を供給することができる。こ れによって、高負荷時にDSPを高速に動作させ、低負 荷時にDSPを負荷に応じた低い動作速度で動作させる ことによって、低消費電力化を実現できる。また、本発 明によれば、クロック供給回路の構成を簡略化でき、回 路規模の縮小及び消費電力の低減を実現できる利点があ る。

【図面の簡単な説明】

【図1】本発明に係るクロック供給回路を含むディジタル放送受信用LSIの構成を示すプロック図である。

【図2】本発明に係るクロック供給回路の第1の実施形

態を示す回路図である。

【図3】逓倍回路の構成を示すプロック図である。

【図4】第1の実施形態のクロック供給回路によって生成される受信用クロック信号CK1及びDSP用クロック信号CK2の波形を示す波形図である。

【図5】本発明に係るクロック供給回路の第2の実施形態を示す回路図であり、受信用クロック生成回路の構成を示す図である。

【図6】第2の実施形態における分周回路の構成を示す 10 ブロック図である。

【図7】DAB放送信号のフレームの一構成例を示す図である。

【図8】時間軸上のオフセット量を検出するための部分 回路及び信号の流れを示すプロック図である。

【図9】第2の実施形態におけるクロック切り替えの動作を示すフローチャートである。

【図10】第2の実施形態におけるクロック切り替えの動作を示す波形図である。

【図11】本発明に係るクロック供給回路の第2の実施 20 形態を示す回路図であり、受信用クロック生成回路の構成を示す図である。

【図12】第3の実施形態における分周回路の構成を示すプロック図である。

【図13】第3の実施形態におけるクロック切り替えの 動作を示すフローチャートである。

【図14】第3の実施形態におけるクロック切り替えの動作を示すフローチャートである。

【図15】第3の実施形態におけるクロック切り替えの 動作を示すフローチャートである。

30 【図16】第3の実施形態におけるクロック切り替えの 動作を示す波形図である。

【図17】本発明に係るクロック供給回路の第4の実施 形態を示す回路図であり、受信用クロック生成回路の構 成を示す図である。

【図18】第4の実施形態における分周回路の構成を示すプロック図である。


【図19】第4の実施形態におけるクロック切り替えの動作を示すフローチャートである。


【図20】第4の実施形態におけるクロック切り替えの40 動作を示す波形図である。

【符号の説明】

10…A/Dコンバータ、20…DAFCブロック、3 0…FFTブロック、40…ビタビ復号ブロック、50 …DSPブロック、60…DAC、70…COLTブロック、80…FCGブロック、90…MIFブロック、 100…PIOブロック、110…テスト回路、120 …逓倍回路、130, 130a, 130b, 130c… 受信用クロック生成回路、132…DSP用クロック生成回路、140, 142, 144…クロック切り替え回 50 路、150, 152, 154, 156…カウンタ、16

0, 162, 164…分周回路、200…外部発振器、 210…負荷判断回路、220…切り替え制御回路、3 10…位相比較器 (PD)、320…チャージポンプ、 330…ローパスフィルタ(LPF)、340…電圧制 御発振回路(VCO)、350…分周器。






【図7】

NULL	TFPR	CONTENTS DATA
	ţ-	1 Frame 96ms (MODE1)


CKD3(19.660MHz)


5分周回路

160




220





【図13】 【図17】 · 開始 -SA1 中間クロックCKD2を供給 外部 発振器 130c 同期ずれの検出結果による クロック切り替え要求 RCK -164 CKD1 SA3 クロック 切り替え 回路 **CIK** CK1 避倍回路 (PLL回路) 分周回路 CKD3 YES -SA6 カウンタ値 CNT2=0? CNT3 カウンタ値 CNT1=07 YES SA7 YES SA5 遅いクロックCKD3に 切り替え 切り替え 制御回路 切り替え制御信号 速いクロックCKDIに 切り替え 220

【図16】



(図 1 8)

154

CLK(98.304MHz) 15進
カウンタ


164-1

3分周回路 CKD1(32.768MHz)

5分周回路 CKD3(19.660MHz)

終了

【図20】



フロントページの続き

(72) 発明者 後藤 勝

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 小泉 貴義

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

Fターム(参考) 5B079 BA03 BC01 DD03 DD05 DD13

5J106 AA04 CC03 CC52 CC54 DD08

DD09 DD17 DD25 GG09 GG19

HH01 KK40

5K022 DD01 DD42

5K047 AA15 CC08 DD01 GG05 MM12

MM40 MM55 MM56